PCIe2.0板子的故障分析,信号质量一致性测试,对外SI测试实验室
串行总线
由于后者的固有限制,包括半双工操作,超量信号计数以及由于定时偏移引起的固有的较低带宽,因此,传统的并行总线选择了绑定串行总线架构。定时偏移来自在不同长度的导线,潜在不同的印刷电路板(PCB)层和可能不同的信号速度下行进的并行接口内的分离的电信号。尽管作为单个字同时传输,并行接口上的信号具有不同的行进持续时间,并在不同时间到达其目的地。当接口时钟周期短于信号到达之间的***大时间差时,就不可能恢复传输的字。由于并行总线上的定时偏移量可能达到几纳秒,因此所产生的带宽限制在几百兆赫的范围内。
------------------------------------