i2c时序性测试，信号完整性测试

时钟信号的同步
          在I2C总线上传送信息时的时钟同步信号是由挂接在SCL线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器件的时钟信号下跳为低电平，将使SCL线一直保持低电平，使SCL线上的所有器件开始低电平期。此时，低电平周期短的器件的时钟由低至高的跳变并不能影响SCL线的状态，于是这些器件将进入高电平等待的状态。当所有器件的时钟信号都上跳为高电平时，低电平期结束，SCL线被释放返回高电平，即所有的器件都同时开始它们的高电平期。其后，个结束高电平期的器件又将SCL线拉成低电平。这样就在SCL线上产生一个同步时钟。可见，时钟低电平时间由时钟低电平期长的器件确定，而时钟高电平时间由时钟高电平期短的器件确定。

试验：
下面是我自己在下面抓的一个波形，data 线当时没有夹子，就直接用手捏和了，所以SDA波形看起来，很不好看。不过还是不影响我们看的。在下面的I2C的始终频率是322K左右，其实这在设置的时候，设置的是400K。

 我测试的试验是Camera sensor 的I2C，当时测试sensor 的I2C地址是0x6E，但是I2C地址一般有7位，一位用来表示读写位（0:写、1:读)。这里sensor的读写高七位就是
0x6E>>1 = 0x37.则 read_addr = 0x37<<1 +1， write_add=0x37<<1 +0;


上图波形刚开始就是sensor 发送的slave_addr =0x6E;

camera sensor 地址由sensor内部的S_ID表示，有2个IO。具体的地址要看芯片怎么连的了。


这里是MSB模式，高位在前，低位在后